一\ CPU篇
- v  g& M7 r- C6 v5 d# t- Y+ T  Q    4 m( m( d/ {; h5 L1 W  f
    1\ 64位技术   9 s- ]* _! R- @9 s
      
8 y! Q: h8 Z/ z9 B, K/ ~2 e# Q. @    这里的64位技术是相对于32位而言的，这个位数指的是CPU GPRs（General-Purpose Registers，通用寄存器）的数据宽度为64位，64位指令集就是运行64位数据的指令，也就是说处理器一次可以运行64bit数据。64bit处理器并非现在才有的，在高端的RISC（Reduced Instruction Set Computing，精简指令集计算机）很早就有64bit处理器了，比如SUN公司的UltraSparc Ⅲ、IBM公司的POWER5、HP公司的Alpha等。9 K2 S- g# n/ B/ g# H' u( _
    64bit计算主要有两大优点：可以进行更大范围的整数运算；可以支持更大的内存。不能因为数字上的变化，而简单的认为64bit处理器的性能是32bit处理器性能的两倍。实际上在32bit应用下，32bit处理器的性能甚至会更强，即使是64bit处理器，目前情况下也是在32bit应用下性能更强。所以要认清64bit处理器的优势，但不可迷信64bit。
9 ]) \; _# F" l" Y4 _    要实现真正意义上的64位计算，光有64位的处理器是不行的，还必须得有64位的操作系统以及64位的应用软件才行，三者缺一不可，缺少其中任何一种要素都是无法实现64位计算的。目前，在64位处理器方面，Intel和AMD两大处理器厂商都发布了多个系列多种规格的64位处理器；而在操作系统和应用软件方面，目前的情况不容乐观。因为真正适合于个人使用的64位操作系统现在就只有Windows XP X64，而Windows XP X64本身也只是一个过渡性质的64位操作系统，在Windows Vista发布以后就将被淘汰，而且Windows XP X64本身也不太完善，易用性不高，一个明显的例子就是各种硬件设备的驱动程序很不完善，而且现在64位的应用软件还基本上没有，确实硬件厂商和软件厂商也不愿意去为一个过渡性质的操作系统编写驱动程序和应用软件。所以要想实现真正的64位计算，恐怕还得等到Windows Vista普及一段时间之后才行。/ ?# z0 W& }4 a  ?- B
    目前主流CPU使用的64位技术主要有AMD公司的AMD64位技术、Intel公司的EM64T技术、和Intel公司的IA-64技术。其中IA-64是Intel独立开发，不兼容现在的传统的32位计算机，仅用于Itanium（安腾）以及后续产品Itanium 2，一般用户不会涉及到，因此这里仅对AMD64位技术和Intel的EM64T技术做一下简单介绍。
2 h" W' w& \- T4 |- [; Q/ nAMD64位技术
9 F( Q% U( E! o    AMD64的位技术是在原始32位X86指令集的基础上加入了X86-64扩展64位X86指令集，使这款芯片在硬件上兼容原来的32位X86软件，并同时支持X86-64的扩展64位计算，使得这款芯片成为真正的64位X86芯片。这是一个真正的64位的标准，X86-64具有64位的寻址能力。
/ k# q8 |/ d9 S$ \! \    X86-64新增的几组CPU寄存器将提供更快的执行效率。寄存器是CPU内部用来创建和储存CPU运算结果和其它运算结果的地方。标准的32-bit x86架构包括8个通用寄存器（GPR），AMD在X86-64中又增加了8组（R8-R9），将寄存器的数目提高到了16组。X86-64寄存器默认位64-bit。还增加了8组128-bit XMM寄存器（也叫SSE寄存器，XMM8-XMM15），将能给单指令多数据流技术（SIMD）运算提供更多的空间，这些128位的寄存器将提供在矢量和标量计算模式下进行128位双精度处理，为3D建模、矢量分析和虚拟现实的实现提供了硬件基础。通过提供了更多的寄存器，按照X86-64标准生产的CPU可以更有效的处理数据，可以在一个时钟周期中传输更多的信息。
8 p# @, n( N& G& K3 pEM64T技术
9 R# O0 P, m! s& o6 `: {2 \: l    Intel官方是给EM64T这样定义的：EM64T全称Extended Memory 64 Technology，即扩展64bit内存技术。EM64T是Intel IA-32架构的扩展，即IA-32e（Intel Architectur-32 extension）。IA-32处理器通过附加EM64T技术，便可在兼容IA-32软件的情况下，允许软件利用更多的内存地址空间，并且允许软件进行32 bit线性地址写入。EM64T特别强调的是对32 bit和64 bit的兼容性。Intel为新核心增加了8个64 bit GPRs（R8-R15），并且把原有GRPs全部扩展为64 bit，如前文所述这样可以提高整数运算能力。增加8个128bit SSE寄存器（XMM8-XMM15），是为了增强多媒体性能，包括对SSE、SSE2和SSE3的支持。
* T; D9 t7 t# U, y: R    Intel为支持EM64T技术的处理器设计了两大模式：传统IA-32模式（legacy IA-32 mode）和IA-32e扩展模式（IA-32e mode）。在支持EM64T技术的处理器内有一个称之为扩展功能激活寄存器（extended feature enable register，IA32_EFER）的部件，其中的Bit10控制着EM64T是否激活。Bit10被称作IA-32e模式有效（IA-32e mode active）或长模式有效（long mode active，LMA)。当LMA＝0时，处理器便作为一颗标准的32 bit（IA32）处理器运行在传统IA-32模式；当LMA＝1时，EM64T便被激活，处理器会运行在IA-32e扩展模式下。
- V  v0 K$ J! v+ s, h5 Z    目前AMD方面支持64位技术的CPU有Athlon 64系列、Athlon FX系列和Opteron系列。Intel方面支持64位技术的CPU有使用Nocona核心的Xeon系列、使用Prescott 2M核心的Pentium 4 6系列和使用Prescott 2M核心的P4 EE系列。! R3 J2 r6 e# s. Y/ n
6 f- w+ W( R! @% Z7 L; u
   7 i! a, H% w( o& ]
    2\ 二级缓存容量   8 q& G" y3 x1 S
      
# A2 G! r& h2 ^# B2 ?　　CPU缓存（Cache Memory）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。　
5 {  D2 @* j3 g! z. ]# ?( Y2 f　　缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。 4 I$ {6 U1 L. _' {( j: C
　　正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在缓存中，只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。 ( T3 m: k2 P" N0 G2 j4 z
　　最早先的CPU缓存是个整体的，而且容量很低，英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足CPU的需求，而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存，此时就把 CPU内核集成的缓存称为一级缓存，而外部的称为二级缓存。一级缓存中还分数据缓存（Data Cache，D-Cache）和指令缓存（Instruction Cache，I-Cache）。二者分别用来存放数据和执行这些数据的指令，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。英特尔公司在推出Pentium 4处理器时，用新增的一种一级追踪缓存替代指令缓存，容量为12KμOps，表示能存储12K条微指令。
4 S: e$ I; Q: M# k, r9 k　　随着CPU制造工艺的发展，二级缓存也能轻易的集成在CPU内核中，容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存，已不确切。而且随着二级缓存被集成入CPU内核中，以往二级缓存与CPU大差距分频的情况也被改变，此时其以相同于主频的速度工作，可以为CPU提供更高的传输速度。( Y5 i# R6 e2 f( ^  q* ~9 @! A
　　二级缓存是CPU性能表现的关键之一，在CPU核心不变化的情况下，增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异，由此可见二级缓存对于CPU的重要性。0 a5 N% G4 \" b4 Y* k" `1 M
　　CPU在缓存中找到有用的数据被称为命中，当缓存中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有二级缓存的CPU中，读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%，剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据，读取二级缓存的命中率也在80%左右（从二级缓存读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。目前的较高端的CPU中，还会带有三级缓存，它是为读取二级缓存后未命中的数据设计的—种缓存，在拥有三级缓存的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。 * |# V  T0 @, E: Q( o3 t
　　为了保证CPU访问时有较高的命中率，缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”（LRU算法），它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出缓存，提高缓存的利用率。
6 I# h) }3 c/ S& [- V' u　　CPU产品中，一级缓存的容量基本在4KB到64KB之间，二级缓存的容量则分为128KB、256KB、512KB、1MB、2MB等。一级缓存容量各产品之间相差不大，而二级缓存容量则是提高CPU性能的关键。二级缓存容量的提升是由CPU制造工艺所决定的，容量增大必然导致CPU内部晶体管数的增加，要在有限的CPU面积上集成更大的缓存，对制造工艺的要求也就越高。+ Z( p/ ]7 e' W0 U+ x
    双核心CPU的二级缓存比较特殊，和以前的单核心CPU相比，最重要的就是两个内核的缓存所保存的数据要保持一致，否则就会出现错误，为了解决这个问题不同的CPU使用了不同的办法：: A  f# k2 ]+ ]
Intel双核心处理器的二级缓存8 @7 `" G$ {7 ?3 u; z
    目前Intel的双核心CPU主要有Pentium D、Pentium EE、Core Duo三种，其中Pentium D、Pentium EE的二级缓存方式完全相同。Pentium D和Pentium EE的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，8xx系列的Smithfield核心CPU为每核心1MB，而9xx系列的Presler核心CPU为每核心2MB。这种CPU内部的两个内核之间的缓存数据同步是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的，所以其数据延迟问题比较严重，性能并不尽如人意。/ k/ z# ^+ M" C3 G  e
    Core Duo使用的核心为Yonah，它的二级缓存则是两个核心共享2MB的二级缓存，共享式的二级缓存配合Intel的“Smart cache”共享缓存技术，实现了真正意义上的缓存数据同步，大幅度降低了数据延迟，减少了对前端总线的占用，性能表现不错，是目前双核心处理器上最先进的二级缓存架构。今后Intel的双核心处理器的二级缓存都会采用这种两个内核共享二级缓存的“Smart cache”共享缓存技术。, b; ^$ \5 B& E: p! J$ b/ _2 G5 [% N
AMD双核心处理器的二级缓存% j7 d0 S; S- |3 l. O
    Athlon 64 X2 CPU的核心主要有Manchester和Toledo两种，他们的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，Manchester核心为每核心512KB，而Toledo核心为每核心1MB。处理器内部的两个内核之间的缓存数据同步是依靠CPU内置的System Request Interface(系统请求接口，SRI)控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于这种方式仍然是两个内核的缓存相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。2 V6 Q; m! t! J0 m1 H' @+ t( E' [3 v
! p. B: ^1 X$ g+ W6 @( w

2 ~+ t( X& t, R5 ^0 \/ L( `    3\ 接口类型   - I. l' _, y" A. S1 L8 Z0 B. K/ T
   
8 @' a! j  z3 v, H/ L  A   
% q" g: \! B5 E& T% K) Y　　我们知道，CPU需要通过某个接口与主板连接的才能进行工作。CPU经过这么多年的发展，采用的接口方式有引脚式、卡式、触点式、针脚式等。而目前CPU的接口都是针脚式接口，对应到主板上就有相应的插槽类型。CPU接口类型不同，在插孔数、体积、形状都有变化，所以不能互相接插。
' H1 G& @1 O! p3 @5 c& |" L+ ^  ISocket 478
3 F/ o" F+ [( Y7 c6 |. l　　最初的Socket 478接口是早期Pentium 4系列处理器所采用的接口类型，针脚数为478针。Socket 478的Pentium 4处理器面积很小，其针脚排列极为紧密。英特尔公司的Pentium 4系列和P4 赛扬系列都采用此接口，目前这种CPU已经逐步退出市场。
/ A1 h3 O5 o' e8 S    但是，Intel于2006年初推出了一种全新的Socket 478接口，这种接口是目前Intel公司采用Core架构的处理器Core Duo和Core Solo的专用接口，与早期桌面版Pentium 4系列的Socket 478接口相比，虽然针脚数同为478根，但是其针脚定义以及电压等重要参数完全不相同，所以二者之间并不能互相兼容。随着Intel公司的处理器全面向Core架构转移，今后采用新Socket 478接口的处理器将会越来越多，例如即将推出的Core架构的Celeron M也会采用此接口。% ~* [' m- v$ ]/ R. ]6 H1 s% \5 J
Socket 775
& j9 k' t0 j% @& [　　Socket 775又称为Socket T，是目前应用于Intel LGA775封装的CPU所对应的接口，目前采用此种接口的有LGA775封装的单核心的Pentium 4、Pentium 4 EE、Celeron D以及双核心的Pentium D和Pentium EE等CPU。与以前的Socket 478接口CPU不同，Socket 775接口CPU的底部没有传统的针脚，而代之以775个触点，即并非针脚式而是触点式，通过与对应的Socket 775插槽内的775根触针接触来传输信号。Socket 775接口不仅能够有效提升处理器的信号强度、提升处理器频率，同时也可以提高处理器生产的良品率、降低生产成本。随着Socket 478的逐渐淡出，Socket 775已经成为Intel桌面CPU的标准接口。1 I9 e5 j' u0 A( p
Socket 7544 J% D6 p* @( x6 o3 N
　　Socket 754是2003年9月AMD64位桌面平台最初发布时的CPU接口，具有754根CPU针脚，只支持单通道DDR内存。目前采用此接口的有面向桌面平台的Athlon 64的低端型号和Sempron的高端型号，以及面向移动平台的Mobile Sempron、Mobile Athlon 64以及Turion 64。随着AMD从2006年开始全面转向支持DDR2内存，桌面平台的Socket 754将逐渐被Socket AM2所取代从而使AMD的桌面处理器接口走向统一，而与此同时移动平台的Socket 754也将逐渐被具有638根CPU针脚、支持双通道DDR2内存的Socket S1所取代。Socket 754在2007年底完成自己的历史使命从而被淘汰，其寿命反而要比一度号称要取代自己的Socket 939要长得多。
" z7 ]! X- ^8 w/ n" {Socket 9395 T9 R2 A* g" g1 Z1 r1 I
　　Socket 939是AMD公司2004年6月才推出的64位桌面平台接口标准，具有939根CPU针脚，支持双通道DDR内存。目前采用此接口的有面向入门级服务器/工作站市场的Opteron 1XX系列以及面向桌面市场的Athlon 64以及Athlon 64 FX和Athlon 64 X2，除此之外部分专供OEM厂商的Sempron也采用了Socket 939接口。Socket 939处理器和与过去的Socket 940插槽是不能混插的，但是Socket 939仍然使用了相同的CPU风扇系统模式。随着AMD从2006年开始全面转向支持DDR2内存，Socket 939被Socket AM2所取代，在2007年初完成自己的历史使命从而被淘汰，从推出到被淘汰其寿命还不到3年。
- @3 @! q6 Q/ K  ISocket 940
# O( A( D2 T3 ?2 J, A- w" m　　Socket 940是最早发布的AMD64位CPU的接口标准，具有940根CPU针脚，支持双通道ECC DDR内存。目前采用此接口的有服务器/工作站所使用的Opteron以及最初的Athlon 64 FX。随着新出的Athlon 64 FX以及部分Opteron 1XX系列改用Socket 939接口，所以Socket 940已经成为了Opteron 2XX全系列和Opteron 8XX全系列以及部分Opteron 1XX系列的专用接口。随着AMD从2006年开始全面转向支持DDR2内存，Socket 940也会逐渐被Socket F所取代，完成自己的历史使命从而被淘汰。
6 h) S2 s& z; o, tSocket 603
/ x* `/ |" h0 G. y2 u: o　　Socket 603的用途比较专业，应用于Intel方面高端的服务器/工作站平台，采用此接口的CPU是Xeon MP和早期的Xeon，具有603根CPU针脚。Socket 603接口的CPU可以兼容于Socket 604插槽。
6 o7 N  I9 d& fSocket 604) x* p' p) a+ a+ w( z# n2 R
　　与Socket 603相仿，Socket 604仍然是应用于Intel方面高端的服务器/工作站平台，采用此接口的CPU是533MHz和800MHz FSB的Xeon。Socket 604接口的CPU不能兼容于Socket 603插槽。' _* h$ J+ R" E* z- F1 T" f5 t9 K
Socket A+ @. ~! k  ~1 v4 S1 }. b$ }
        Socket A接口，也叫Socket 462，是目前AMD公司Athlon XP和Duron处理器的插座接口。Socket A接口具有462插空，可以支持133MHz外频。; M+ h1 s; S3 Z3 A: z
Socket 423
! p. |6 l1 C- `; P) ~! y　　Socket 423插槽是最初Pentium 4处理器的标准接口，Socket 423的外形和前几种Socket类的插槽类似，对应的CPU针脚数为423。随着DDR内存的流行，英特尔开发了支持SDRAM及DDR内存的i845芯片组，CPU插槽也改成了Socket 478，Socket 423接口也就销声匿迹了。
: C) U% C7 U( l/ o5 Q% g* nSocket 370 0 u3 ]9 ^3 ~: r! B! D' e  [7 ~( p
　　Socket 370架构是英特尔开发出来代替SLOT架构，外观上与Socket 7非常像，也采用零插拔力插槽，对应的CPU是370针脚。英特尔公司著名的“铜矿”和”图拉丁”系列CPU就是采用此接口。' n  ]" _. R; h1 h( d
SLOT 1 2 F" b4 B2 s2 ?
　　SLOT 1是英特尔公司为取代Socket 7而开发的CPU接口，并申请的专利。这样其它厂商就无法生产SLOT 1接口的产品。SLOT1接口的CPU不再是大家熟悉的方方正正的样子，而是变成了扁平的长方体，而且接口也变成了金手指，不再是插针形式。SLOT 1是英特尔公司为Pentium Ⅱ系列CPU设计的插槽，其将Pentium Ⅱ CPU及其相关控制电路、二级缓存都做在一块子卡上，目前此种接口已经被淘汰。
8 x8 z0 |/ C* {SLOT 2
0 ]# x3 ]# s9 Y# ~7 E! _: R　　SLOT 2用途比较专业，都采用于高端服务器及图形工作站的系统。所用的CPU也是很昂贵的Xeon（至强）系列。Slot 2插槽比SLOT 1更长，有了Slot 2设计后，可以在一台服务器中同时采用 8个处理器。而且采用Slot 2接口的Pentium Ⅱ CPU都采用了当时最先进的0.25微米制造工艺。支持SLOT 2接口的主板芯片组有440GX和450NX。8 l' v0 P0 i" j2 M
SLOT A 9 R! ?1 y6 c; m& A
　　SLOT A接口类似于英特尔公司的SLOT 1接口，供AMD公司的K7 Athlon使用的。在技术和性能上，SLOT A主板可完全兼容原有的各种外设扩展卡设备。它使用的并不是Intel的P6 GTL+ 总线协议，而是Digital公司的Alpha总线协议EV6。EV6架构是种较先进的架构，它采用多线程处理的点到点拓扑结构，支持200MHz的总线频率。( G" w# o6 T! X" k9 x
$ ]& x  K8 `4 W: G; b

$ o$ o7 ~& O9 |4 w! @3 _) [5 r    4\ 核心类型   
% b* [; d/ M/ Y   ' R; S) N& |4 Y% _% K9 M
   
3 G& c  G5 Q, p. T! p* B+ W6 s　　核心（Die）又称为内核，是CPU最重要的组成部分。CPU中心那块隆起的芯片就是核心，是由单晶硅以一定的生产工艺制造出来的，CPU所有的计算、接受/存储命令、处理数据都由核心执行。各种CPU核心都具有固定的逻辑结构，一级缓存、二级缓存、执行单元、指令级单元和总线接口等逻辑单元都会有科学的布局。7 l$ r2 l5 k# c' A2 j- ~( q
　　为了便于CPU设计、生产、销售的管理，CPU制造商会对各种CPU核心给出相应的代号，这也就是所谓的CPU核心类型。( j1 l* r8 @7 `5 o% D& p
　　不同的CPU（不同系列或同一系列）都会有不同的核心类型（例如Pentium 4的Northwood，Willamette以及K6-2的CXT和K6-2+的ST-50等等），甚至同一种核心都会有不同版本的类型（例如Northwood核心就分为B0和C1等版本），核心版本的变更是为了修正上一版存在的一些错误，并提升一定的性能，而这些变化普通消费者是很少去注意的。每一种核心类型都有其相应的制造工艺（例如0.25um、0.18um、0.13um以及0.09um等）、核心面积（这是决定CPU成本的关键因素，成本与核心面积基本上成正比）、核心电压、电流大小、晶体管数量、各级缓存的大小、主频范围、流水线架构和支持的指令集（这两点是决定CPU实际性能和工作效率的关键因素）、功耗和发热量的大小、封装方式（例如S.E.P、PGA、FC-PGA、FC-PGA2等等）、接口类型（例如Socket 370，Socket A，Socket 478，Socket T，Slot 1、Socket 940等等）、前端总线频率（FSB）等等。因此，核心类型在某种程度上决定了CPU的工作性能。
8 O3 C  l. ^. q, p2 y7 R1 b5 J　　一般说来，新的核心类型往往比老的核心类型具有更好的性能（例如同频的Northwood核心Pentium 4 1.8A GHz就要比Willamette核心的Pentium  4 1.8GHz性能要高），但这也不是绝对的，这种情况一般发生在新核心类型刚推出时，由于技术不完善或新的架构和制造工艺不成熟等原因，可能会导致新的核心类型的性能反而还不如老的核心类型的性能。例如，早期Willamette核心Socket 423接口的Pentium 4的实际性能不如Socket 370接口的Tualatin核心的Pentium III和赛扬，现在的低频Prescott核心Pentium 4的实际性能不如同频的Northwood核心Pentium 4等等，但随着技术的进步以及CPU制造商对新核心的不断改进和完善，新核心的中后期产品的性能必然会超越老核心产品。  v8 A4 z5 l' P2 w+ d* H, m+ f
　　CPU核心的发展方向是更低的电压、更低的功耗、更先进的制造工艺、集成更多的晶体管、更小的核心面积（这会降低CPU的生产成本从而最终会降低CPU的销售价格）、更先进的流水线架构和更多的指令集、更高的前端总线频率、集成更多的功能（例如集成内存控制器等等）以及双核心和多核心（也就是1个CPU内部有2个或更多个核心）等。CPU核心的进步对普通消费者而言，最有意义的就是能以更低的价格买到性能更强的CPU。
  Y- F/ Y9 \! r7 H# C: o, r　　在CPU漫长的历史中伴随着纷繁复杂的CPU核心类型，以下分别就Intel CPU和AMD CPU的主流核心类型作一个简介。主流核心类型介绍（仅限于台式机CPU，不包括笔记本CPU和服务器/工作站CPU，而且不包括比较老的核心类型）。
( T+ u* [" |7 ?) w6 o& Z/ X* k$ n& q! S# h, ?% I" m
; R7 K4 b" S+ G$ V! _1 q  T7 j
[ 本帖最后由 夜鹰 于 2007-7-16 15:47 编辑 ]

Tualatin
+ g* N, f3 h6 c, S8 t% w: ]+ {; k　　这也就是大名鼎鼎的“图拉丁”核心，是Intel在Socket 370架构上的最后一种CPU核心，采用0.13um制造工艺，封装方式采用FC-PGA2和PPGA，核心电压也降低到了1.5V左右，主频范围从1GHz到1.4GHz，外频分别为100MHz（赛扬）和133MHz（Pentium III），二级缓存分别为512KB（Pentium III-S）和256KB（Pentium III和赛扬），这是最强的Socket 370核心，其性能甚至超过了早期低频的Pentium 4系列CPU。# K: t2 q0 j& F% z" Q7 P
Willamette
* M! ?, B/ o! l& y6 B3 C6 I　　这是早期的Pentium 4和P4赛扬采用的核心，最初采用Socket 423接口，后来改用Socket 478接口（赛扬只有1.7GHz和1.8GHz两种，都是Socket 478接口），采用0.18um制造工艺，前端总线频率为400MHz， 主频范围从1.3GHz到2.0GHz（Socket 423）和1.6GHz到2.0GHz（Socket 478），二级缓存分别为256KB（Pentium 4）和128KB（赛扬），注意，另外还有些型号的Socket 423接口的Pentium 4居然没有二级缓存！核心电压1.75V左右，封装方式采用Socket 423的PPGA INT2，PPGA INT3，OOI 423-pin，PPGA FC-PGA2和Socket 478的PPGA FC-PGA2以及赛扬采用的PPGA等等。Willamette核心制造工艺落后，发热量大，性能低下，已经被淘汰掉，而被Northwood核心所取代。
) n+ _* T0 z% k' tNorthwood8 I5 V  u& B+ ~8 L3 T) _
　　这是目前主流的Pentium 4和赛扬所采用的核心，其与Willamette核心最大的改进是采用了0.13um制造工艺，并都采用Socket 478接口，核心电压1.5V左右，二级缓存分别为128KB（赛扬）和512KB（Pentium 4），前端总线频率分别为400/533/800MHz（赛扬都只有400MHz），主频范围分别为2.0GHz到2.8GHz（赛扬），1.6GHz到2.6GHz（400MHz FSB Pentium 4），2.26GHz到3.06GHz（533MHz FSB Pentium 4）和2.4GHz到3.4GHz（800MHz FSB Pentium 4），并且3.06GHz Pentium 4和所有的800MHz Pentium 4都支持超线程技术（Hyper-Threading Technology），封装方式采用PPGA FC-PGA2和PPGA。按照Intel的规划，Northwood核心会很快被Prescott核心所取代。
% ~9 y) E2 H. z+ m% ?' [1 _Prescott. v' I2 a" G7 |: R0 S% c$ t
　　这是目前高端的Pentium 4 EE、主流的Pentium 4和低端的Celeron D所采用的核心。Prescott核心与Northwood核心最大的区别是采用了90nm制造工艺，L1 数据缓存从8KB增加到16KB，流水线结构也从20级增加到了31级，并且开始支持SSE3指令集。Prescott核心CPU初期采用Socket 478接口，现在基本上已经全部转到Socket 775接口，核心电压1.25-1.525V。前端总线频率方面，Celeron D全部都是533MHz FSB，而除了Celeron D之外的其它CPU为533MHz(不支持超线程技术)和800MHz(支持超线程技术)以及最高的1066MHz(支持超线程技术)。二级缓存分别为256KB(Celeron D)、1MB(Socket 478接口的pentium 4以及Socket 775接口的Pentium 4 5XX系列)和2MB(Pentium 4 6XX系列以及Pentium 4 EE)。封装方式采用PPGA(Socket 478)和PLGA(Socket 775)。Prescott核心自从推出以来也在不断的完善和发展，先后加入了硬件防病毒技术Execute Disable Bit(EDB)、节能省电技术Enhanced Intel SpeedStep Technology(EIST)、虚拟化技术Intel Virtualization Technology(Intel VT)以及64位技术EM64T等等，二级缓存也从最初的1MB增加到了2MB。按照Intel的规划，Prescott核心会被Cedar Mill核心取代。) h+ k3 G2 L! a
Smithfield
7 K2 `, W2 i& k5 Q4 |    这是Intel公司的第一款双核心处理器的核心类型，于2005年4月发布，基本上可以认为Smithfield核心是简单的将两个Prescott核心松散地耦合在一起的产物，这是基于独立缓存的松散型耦合方案，其优点是技术简单，缺点是性能不够理想。目前Pentium D 8XX系列以及Pentium EE 8XX系列采用此核心。Smithfield核心采用90nm制造工艺，全部采用Socket 775接口，核心电压1.3V左右，封装方式都采用PLGA，都支持硬件防病毒技术EDB和64位技术EM64T，并且除了Pentium D 8X5和Pentium D 820之外都支持节能省电技术EIST。前端总线频率是533MHz(Pentium D 8X5)和800MHz(Pentium D 8X0和Pentium EE 8XX)，主频范围从2.66GHz到3.2GHz(Pentium D)、3.2GHz(Pentium EE)。Pentium EE和Pentium D的最大区别就是Pentium EE支持超线程技术而Pentium D则不支持。Smithfield核心的两个核心分别具有1MB的二级缓存，在CPU内部两个核心是互相隔绝的，其缓存数据的同步是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的，所以其数据延迟问题比较严重，性能并不尽如人意。按照Intel的规划，Smithfield核心将会很快被Presler核心取代。关于Smithfield的更多资料可以查看Intel双核心类型% y" d. r- q4 k' D
Cedar Mill; b( a2 z. Q3 i  Z9 Z( X& c6 w
    这是Pentium 4 6X1系列和Celeron D 3X2/3X6系列采用的核心，从2005末开始出现。其与Prescott核心最大的区别是采用了65nm制造工艺，其它方面则变化不大，基本上可以认为是Prescott核心的65nm制程版本。Cedar Mill核心全部采用Socket 775接口，核心电压1.3V左右，封装方式采用PLGA。其中，Pentium 4全部都为800MHz FSB、2MB二级缓存，都支持超线程技术、硬件防病毒技术EDB、节能省电技术EIST以及64位技术EM64T；而Celeron D则是533MHz FSB、512KB二级缓存，支持硬件防病毒技术EDB和64位技术EM64T，不支持超线程技术以及节能省电技术EIST。Cedar Mill核心也是Intel处理器在NetBurst架构上的最后一款单核心处理器的核心类型，按照Intel的规划，Cedar Mill核心将逐渐被Core架构的Conroe核心所取代。
) }. _4 b# g. G2 uPresler
" ?! G% e3 \. M+ u    这是Pentium D 9XX和Pentium EE 9XX采用的核心，Intel于2005年末推出。基本上可以认为Presler核心是简单的将两个Cedar Mill核心松散地耦合在一起的产物，是基于独立缓存的松散型耦合方案，其优点是技术简单，缺点是性能不够理想。Presler核心采用65nm制造工艺，全部采用Socket 775接口，核心电压1.3V左右，封装方式都采用PLGA，都支持硬件防病毒技术EDB、节能省电技术EIST和64位技术EM64T，并且除了Pentium D 9X5之外都支持虚拟化技术Intel VT。前端总线频率是800MHz(Pentium D)和1066MHz(Pentium EE)。与Smithfield核心类似，Pentium EE和Pentium D的最大区别就是Pentium EE支持超线程技术而Pentium D则不支持，并且两个核心分别具有2MB的二级缓存。在CPU内部两个核心是互相隔绝的，其缓存数据的同步同样是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的，所以其数据延迟问题同样比较严重，性能同样并不尽如人意。Presler核心与Smithfield核心相比，除了采用65nm制程、每个核心的二级缓存增加到2MB和增加了对虚拟化技术的支持之外，在技术上几乎没有什么创新，基本上可以认为是Smithfield核心的65nm制程版本。Presler核心也是Intel处理器在NetBurst架构上的最后一款双核心处理器的核心类型，可以说是在NetBurst被抛弃之前的最后绝唱，以后Intel桌面处理器全部转移到Core架构。按照Intel的规划，Presler核心从2006年第三季度开始将逐渐被Core架构的Conroe核心所取代。
' O" |# _* y. Y+ R$ I. v; hYonah: a  F$ O9 s& T. t  v6 O6 N
    目前采用Yonah核心CPU的有双核心的Core Duo和单核心的Core Solo，另外Celeron M也采用了此核心，Yonah是Intel于2006年初推出的。这是一种单/双核心处理器的核心类型，其在应用方面的特点是具有很大的灵活性，既可用于桌面平台，也可用于移动平台；既可用于双核心，也可用于单核心。Yonah核心来源于移动平台上大名鼎鼎的处理器Pentium M的优秀架构，具有流水线级数少、执行效率高、性能强大以及功耗低等等优点。Yonah核心采用65nm制造工艺，核心电压依版本不同在1.1V-1.3V左右，封装方式采用PPGA，接口类型是改良了的新版Socket 478接口(与以前台式机的Socket 478并不兼容)。在前端总线频率方面，目前Core Duo和Core Solo都是667MHz，而Yonah核心Celeron M是533MHz。在二级缓存方面，目前Core Duo和Core Solo都是2MB，而即Yonah核心Celeron M是1MB。Yonah核心都支持硬件防病毒技术EDB以及节能省电技术EIST，并且多数型号支持虚拟化技术Intel VT。但其最大的遗憾是不支持64位技术，仅仅只是32位的处理器。值得注意的是，对于双核心的Core Duo而言，其具有的2MB二级缓存在架构上不同于目前所有X86处理器，其它的所有X86处理器都是每个核心独立具有二级缓存，而Core Duo的Yonah核心则是采用了与IBM的多核心处理器类似的缓存方案----两个核心共享2MB的二级缓存！共享式的二级缓存配合Intel的“Smart cache”共享缓存技术，实现了真正意义上的缓存数据同步，大幅度降低了数据延迟，减少了对前端总线的占用。这才是严格意义上的真正的双核心处理器！Yonah核心是共享缓存的紧密型耦合方案，其优点是性能理想，缺点是技术比较复杂。不过，按照Intel的规划，以后Intel各个平台的处理器都将会全部转移到Core架构，Yonah核心其实也只是一个过渡的核心类型，从2006年第三季度开始，其在桌面平台上将会被Conroe核心取代，而在移动平台上则会被Merom核心所取代。
6 U! l6 G7 z. b9 V! b  r2 s) p& @6 B* ^/ O7 J, q6 z: p

- e+ g+ B% B. [6 W" G    Intel双核心处理器   
6 g+ p0 f$ \  h! G8 E      
0 D# _( w0 v  t# z7 X! s/ P    目前Intel推出的台式机双核心处理器有Pentium D、Pentium EE(Pentium Extreme Edition)和Core Duo三种类型，三者的工作原理有很大不同。0 {! ^8 A+ E: B" Y* S9 r$ \
    一、Pentium D和Pentium EE5 z! H) b  m- Z) u- g
    Pentium D和Pentium EE分别面向主流市场以及高端市场，其每个核心采用独立式缓存设计，在处理器内部两个核心之间是互相隔绝的，通过处理器外部(主板北桥芯片)的仲裁器负责两个核心之间的任务分配以及缓存数据的同步等协调工作。两个核心共享前端总线，并依靠前端总线在两个核心之间传输缓存同步数据。从架构上来看，这种类型是基于独立缓存的松散型双核心处理器耦合方案，其优点是技术简单，只需要将两个相同的处理器内核封装在同一块基板上即可；缺点是数据延迟问题比较严重，性能并不尽如人意。另外，Pentium D和Pentium EE的最大区别就是Pentium EE支持超线程技术而Pentium D则不支持，Pentium EE在打开超线程技术之后会被操作系统识别为四个逻辑处理器。5 g+ Q* U$ d: t+ @) L) H0 w; E
    Pentium D和Pentium EE目前具有以下产品：
* i; `5 D- A; I- E  s+ H0 h' x3 IPentium D 8X0系列：
2 |( f5 X+ Q0 A( o    目前有820(2.8GHz)、830(3.0GHz)和840(3.2GHz)三款产品，都基于Smithfield核心，实际上就是将两个Pentium 4处理器所采用的Prescott核心封装在一起。这三款产品都采用800MHz FSB、90nm制造工艺、每核心1MB二级缓存、全部采用Socket 775接口、都支持硬件防病毒技术EDB和64位技术EM64T，除了Pentium D 820之外都支持节能省电技术EIST。
% Y# F, ^6 k! w  DPentium D 8X5系列：# s! d" {* \( d( I: n
    目前只有805(2.66GHz)一款产品，同样基于90nm制造工艺的Smithfield核心，只不过前端总线降低到533MHz FSB，采用Socket 775接口、每核心1MB二级缓存、支持硬件防病毒技术EDB和64位技术EM64T，但不支持节能省电技术EIST。" u4 @5 U1 r# f# q" N
Pentium EE 8XX系列：
: Y. ]+ T" O' m6 ^   目前只有840(3.2GHz)一款产品，同样基于90nm制造工艺的Smithfield核心，采用800MHz FSB、每核心1MB二级缓存、Socket 775接口、支持硬件防病毒技术EDB、64位技术EM64T和节能省电技术EIST。
' y! \* ^0 Z" m& r' c; kPentium D 9X0系列：
4 ~- b1 R& x$ A( b- q& K, x! Q! k    目前有920(2.8GHz)、930(3.0GHz)、940(3.2GHz)和950(3.4GHz)四款产品，都基于65nm制造工艺的Presler核心，实际上就是将两个Pentium 4处理器所采用的Cedar Mill核心封装在一起。采用800MHz FSB、每核心2MB二级缓存、Socket 775接口、支持硬件防病毒技术EDB、64位技术EM64T、节能省电技术EIST以及虚拟化技术Intel VT。3 F) D6 ?. H: ~( S5 E# O: J
Pentium EE 9XX系列：
7 m8 C# D. C. C* V1 X, B! n& f    目前有955(3.46GHz)和965(3.73GHz)两款产品，同样基于65nm制造工艺的Presler核心，前端总线频率提升到1066MHz FSB，每核心2MB二级缓存、Socket 775接口、支持硬件防病毒技术EDB、64位技术EM64T以及虚拟化技术Intel VT，但不支持节能省电技术EIST。
; Q8 y" U' W! S* T3 e! lPentium D 9X5系列：
: b. ?, J' H( T3 M8 x/ ]    按照Intel的产品路线图，即将推出Pentium D 915(2.8GHz)和925(3.0GHz)，同样基于65nm制造工艺的Presler核心，与Pentium D 9X0系列相比，除了都不支持虚拟化技术Intel VT以及Pentium D 915不支持节能省电技术EIST之外，其它的技术特性和参数都完全相同。$ T: N; C; R  m- m$ p
    值得注意的是，Intel的Pentium D和Pentium EE与AMD的双核心处理器Athlon 64 X2和Athlon 64 FX系列相比，都是独立式二级缓存，除了协调单元前者在CPU外部(依赖于主板)，而后者在CPU内部(不依赖于主板)之外，本质上并无重大区别，相对来说都比较简单----只需要为两个核心添加一个协调单元即可。所谓的“真假双核”纯属无稽之谈，严格点看的话，这二者都不是真正意义上的完全的双核心处理器，只不过都是双核心处理器中最简单的类型罢了。
( U* g8 O+ U8 I. l; `5 h7 g    需要注意的是，无论是Pentium D还是Pentium EE，由于都必须依赖主板北桥芯片来负责两个核心之间的协调工作，因此必须要特定的主板芯片组才能支持，目前有Intel的945P、945G、945PL、945GZ、955X、975X以及其它芯片组厂商的双核心芯片组，例如ATI Radeon Xpress 200(RC410)、ATI Radeon Xpress(RXC410)、nVIDIA nForce4 SLI IE、nForce4 SLI XE、nForce4 SLI X16 IE、nForce4 Ultra IE等等。3 Q: J* |6 R2 @* v0 K" f
    按照Intel的规划，从2006年第三季度开始，Pentium D和Pentium EE将逐渐被基于Core架构代号Conroe的双核心处理器所取代。
% Z9 f2 ?; m1 L: I9 `8 E    二、Core Duo
0 C( ]+ x& o# _( l8 }    与Pentium D和Pentium EE所采用的基于独立缓存的松散型双核心处理器耦合方案完全不同的是，2006年初发布的Core Duo采用的是基于共享缓存的紧密型双核心处理器耦合方案，其最重要的特征是抛弃了两个核心分别具有独立的二极缓存的方案，改为采用与IBM的多核心处理器类似的两个核心共享二级缓存方案。与独立的二级缓存相比，共享的二级缓存具有如下优势：! `- ^- e) K; n4 e. M: D5 z/ [4 r% {
    1)二级缓存的全部资源可以被任何一个核心访问，当二级缓存的数据更新之后，两个核心并不需要作缓存数据同步的工作，工作量相对减少了，而且极大的降低了缓存数据延迟问题，这有利于处理器性能的提升。
3 \+ R; J+ L$ M8 c$ L: B    2)前两种类型的每个核心的二级缓存资源都是固定不变的，任何一个核心都可以根据工作量的大小来决定占用多少二级缓存资源，利用效率相对于独立的二级缓存得到了极大的提高。
5 ~1 j  X7 |2 f% ]# z    3)有利于降低处理器的功耗。可以把两个核心分为“冷核”和“热核”模式，在工作量较大时两个核心都全速运作，而在工作量较小时则可以让“冷核”关闭，进入休眠模式，而继续运作的“热核”则可以占有全部的二级缓存资源，相比之下独立式缓存就只剩下一半的二级缓存资源可用了。# L3 Q) N/ {2 ~
    Core Duo采用“Smart Cache”共享缓存技术在两个核心之间作协调。在Core Duo处理器内部，两个核心通过SBR(Share Bus Router，共享资源协调器) 共享二级缓存资源，当其中一个核心运算完毕后将结果存放到二级缓存中以后，另外一个核心就可以通过SBR读取这些数据，不但有效解决了二级缓存资源争夺的问题，与前两种类型相比也不必对缓存资源作频繁的同步化操作，而且比起Intel自己早先采用的第一种类型需要通过主板北桥芯片迂回的方法相比，不但大幅度降低了缓存数据的延迟，而且还不必占用前端总线资源。另外，SBR还具有“Bandwidth Adaptation”(带宽适应)功能，可以对两个核心共享前端总线资源进行统一管理和协调，改善了两个核心共享前端总线的效率，减少了不必要的延迟，而且有效避免了两个核心之间的冲突。
' `% V6 a; L! |; J! M4 y, P' G    Smart Cache共享缓存技术确实是行之有效的双核心处理器的高效解决方案，借助于Smart Cache共享缓存技术Core Duo也体现出了强大的性能，这才是严格意义上的真正的双核心处理器。Smart Cache共享缓存技术即将被应用到Intel今后所有的双核心处理器中，例如即将发布的Merom核心笔记本处理器和Conroe核心的台式机处理器都采用Smart Cache共享缓存技术。
% L2 L4 t6 \7 Z! g- ?    虽然共享的二级缓存具有极大的优势，但其技术要比独立的二级缓存复杂得多，所以在X86架构个人处理器方面至今仍然只有Core Duo才采用了这一方案。目前Core Duo中用于台式机的主要是T系列的T2300(1.66GHz)、T2400(1.83GHz)、T2500(2.0GHz)和T2600(2.16GHz)，都基于65nm制造工艺的Yonah核心，采用667MHz FSB、2MB共享式二级缓存、改良了的新版Socket 478接口(与以前台式机的Socket 478并不兼容)、都支持硬件防病毒技术EDB、节能省电技术EIST以及虚拟化技术Intel VT，但其最大的遗憾是不支持64位技术，仅仅只是32位的处理器。目前与台式机Core Duo搭配的主要是Intel 945GT芯片组，当然，原用于笔记本的Intel 945GM、945PM、945GMS也能支持Core Duo。
' Q: b# F2 u, W5 o$ F  K) B: ^    按照Intel的规划，从2006年第三季度开始，台式机Core Duo将逐渐采用基于Core架构的Conroe核心，改用Socket 775接口，主流型号的前端总线提高到1066MHz FSB，而Extreme Edition加强版则进一步提高到1333MHz FSB，并且共享式二级缓存提高到4MB；只有部分低端型号才会继续采用800MHz FSB和2MB共享式二级缓存。基于Core架构的Conroe核心Core Duo将比现在所有的台式机双核心处理器(包括Yonah核心Core Duo、Pentium D、Pentium EE、Athlon 64 X2和Athlon 64 FX)的性能有大幅度提升，而功耗则进一步降低，确实值得期待。5 z8 W& `) Z. F
   AMD CPU核心   
( i- E" u$ i& P; J7 B8 B     8 q3 j3 `( L4 @4 c1 h
Athlon XP的核心类型& s- w" S. S9 L- L2 \
　　Athlon XP有4种不同的核心类型，但都有共同之处：都采用Socket A接口而且都采用PR标称值标注。1 I' M! S; Y" G3 P+ W) s
Palomino6 O( F' d1 ]" f. @, A* c
　　这是最早的Athlon XP的核心，采用0.18um制造工艺，核心电压为1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz。- n; i* U, g0 \: S
Thoroughbred, W/ {+ `, W3 c" @, }* E
　　这是第一种采用0.13um制造工艺的Athlon XP核心，又分为Thoroughbred-A和Thoroughbred-B两种版本，核心电压1.65V-1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz和333MHz。5 Q( Q% d* F& [
Thorton& ?: B4 m0 a: n
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为333MHz。可以看作是屏蔽了一半二级缓存的Barton。* U; M& l, |# c: z! D9 x4 |
Barton+ K1 y; ]8 K$ G6 l% E
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为512KB，封装方式采用OPGA，前端总线频率为333MHz和400MHz。
0 q- e' l6 U) `) N新Duron的核心类型
8 I0 a* l9 S6 c2 u" DAppleBred
3 P3 f7 O  _, o4 t# r　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为64KB，封装方式采用OPGA，前端总线频率为266MHz。没有采用PR标称值标注而以实际频率标注，有1.4GHz、1.6GHz和1.8GHz三种。
( ?. E) v7 D$ ]8 T5 ]& A: w1 G( @Athlon 64系列CPU的核心类型1 @6 {( K! h# G( @8 N- i# l, {
Sledgehammer
$ e$ l# o* k  v) E9 d    Sledgehammer是AMD服务器CPU的核心，是64位CPU，一般为940接口，0.13微米工艺。Sledgehammer功能强大，集成三条HyperTransprot总线，核心使用12级流水线，128K一级缓存、集成1M二级缓存，可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器，比起传统上位于北桥的内存控制器有更小的延时，支持双通道DDR内存，由于是服务器CPU，当然支持ECC校验。
. U3 M8 m) q8 q" E2 H; VClawhammer+ V: t2 b. S4 P; R: ]0 O/ _+ E
　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为1MB，封装方式采用mPGA，采用Hyper Transport总线，内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。
& B4 l1 b, h1 _$ kNewcastle# ]( ]+ v+ D- h! j9 p, _
　　其与Clawhammer的最主要区别就是二级缓存降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。2 [8 R$ {+ `8 z  l
Wincheste
( _* O, b% D9 X7 _# ?9 g5 c    Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot总线，512K二级缓存，性价比较好。Wincheste集成双通道内存控制器，支持双通道DDR内存，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。
+ N: ^  x2 p& Z8 M, y; WTroy
$ O1 h, o, Y. D' w- v    Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的，通常为940针脚，拥有128K一级缓存和1MB (1,024 KB)二级缓存。同样使用200MHz外频，支持1GHyperTransprot总线，集成了内存控制器，支持双通道DDR400内存，并且可以支持ECC 内存。此外，Troy核心还提供了对SSE-3的支持，和Intel的Xeon相同，总的来说，Troy是一款不错的CPU核心。
2 B8 K/ d. U; M$ ?7 y; ~) {Venice
* E8 s! C$ G6 |0 |8 y    Venice核心是在Wincheste核心的基础上演变而来，其技术参数和Wincheste基本相同：一样基于X86-64架构、整合双通道内存控制器、512KB L2缓存、90nm制造工艺、200MHz外频，支持1GHyperTransprot总线。Venice的变化主要有三方面：一是使用了Dual Stress Liner (简称DSL)技术，可以将半导体晶体管的响应速度提高24％，这样是CPU有更大的频率空间，更容易超频；二是提供了对SSE-3的支持，和Intel的CPU相同；三是进一步改良了内存控制器，一定程度上增加处理器的性能，更主要的是增加内存控制器对不同DIMM模块和不同配置的兼容性。此外Venice核心还使用了动态电压，不同的CPU可能会有不同的电压。+ e" h$ n- i/ }5 m& T- W
SanDiego
: h! G4 u4 M# d$ P0 l  r' P    SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来，其技术参数和Venice非常接近，Venice拥有的新技术、新功能，SanDiego核心一样拥有。不过AMD公司将SanDiego核心定位到顶级Athlon 64处理器之上，甚至用于服务器CPU。可以将SanDiego看作是Venice核心的高级版本，只不过缓存容量由512KB提升到了1MB。当然由于L2缓存增加，SanDiego核心的内核尺寸也有所增加，从Venice核心的84平方毫米增加到115平方毫米，当然价格也更高昂。
9 k& Y" l3 I. v8 T& P6 E, c闪龙系列CPU的核心类型% w5 `( b+ ~( |+ K
Paris
- o9 p2 V0 f# N/ w! d1 }- Q    Paris核心是Barton核心的继任者，主要用于AMD的闪龙，早期的754接口闪龙部分使用Paris核心。Paris采用90nm制造工艺，支持iSSE2指令集，一般为256K二级缓存，200MHz外频。Paris核心是32位CPU，来源于K8核心，因此也具备了内存控制单元。CPU内建内存控制器的主要优点在于内存控制器可以以CPU频率运行，比起传统上位于北桥的内存控制器有更小的延时。使用Paris核心的闪龙与Socket A接口闪龙CPU相比，性能得到明显提升。
+ r! L8 u0 l& A9 H9 c+ b3 C  ^Palermo4 O9 \7 H, x1 y6 l' [* y
    Palermo核心目前主要用于AMD的闪龙CPU，使用Socket 754接口、90nm制造工艺，1.4V左右电压，200MHz外频，128K或者256K二级缓存。Palermo核心源于K8的Wincheste核心，新的E6步进版本已经支持64位。除了拥有与AMD高端处理器相同的内部架构，还具备了EVP、Cool‘n’Quiet；和HyperTransport等AMD独有的技术，为广大用户带来更“冷静”、更高计算能力的优秀处理器。由于脱胎与ATHLON64处理器，所以Palermo同样具备了内存控制单元。CPU内建内存控制器的主要优点在于内存控制器可以以CPU频率运行，比起传统上位于北桥的内存控制器有更小的延时。
' y5 U# o1 r  `Athlon 64 X2系列双核心CPU的核心类型
( ^( h) P$ ^0 T' J) @5 {Manchester
( A) q$ s- w. ~0 Z3 T# ?& N3 m6 s    这是AMD于2005年4月发布的在桌面平台上的第一款双核心处理器的核心类型，是在Venice核心的基础上演变而来，基本上可以看作是两个Venice核心耦合在一起，只不过协作程度比较紧密罢了，这是基于独立缓存的紧密型耦合方案，其优点是技术简单，缺点是性能仍然不够理想。Manchester核心采用90nm制造工艺，整合双通道内存控制器，支持1000MHz的HyperTransprot总线，全部采用Socket 939接口。Manchester核心的两个内核都独立拥有512KB的二级缓存，但与Intel的Smithfield核心和Presler核心的缓存数据同步要依靠主板北桥芯片上的仲裁单元通过前端总线传输方式大为不同的是，Manchester核心中两个内核的协作程度相当紧密，其缓存数据同步是依靠CPU内置的SRI(System Request Interface，系统请求接口)控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于Manchester核心仍然是两个内核的缓存相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。当然，共享缓存技术需要重新设计整个CPU架构，其难度要比把两个核心简单地耦合在一起要困难得多。关于Manchester核心的更多情况可以查看AMD双核心类型/ F; x) _- g: j: a% P$ j
Toledo4 ?& {1 e% p! ~  {2 G3 |
    这是AMD于2005年4月在桌面平台上的新款高端双核心处理器的核心类型，它和Manchester核心非常相似，差别在于二级缓存不同。Toledo是在San Diego核心的基础上演变而来，基本上可以看作是两个San diego核心简单地耦合在一起，只不过协作程度比较紧密罢了，这是基于独立缓存的紧密型耦合方案，其优点是技术简单，缺点是性能仍然不够理想。Toledo核心采用90nm制造工艺，整合双通道内存控制器，支持1000MHz的HyperTransprot总线，全部采用Socket 939接口。Toledo核心的两个内核都独立拥有1MB的二级缓存，与Manchester核心相同的是，其缓存数据同步也是通过SRI在CPU内部传输的。Toledo核心与Manchester核心相比，除了每个内核的二级缓存增加到1MB之外，其它都完全相同，可以看作是Manchester核心的高级版。

AMD推出的双核心处理器分别是双核心的Opteron系列和全新的Athlon 64 X2系列处理器。其中Athlon 64 X2是用以抗衡Pentium D和Pentium Extreme Edition的桌面双核心处理器系列。
$ U  z% e% P" C- l    AMD推出的Athlon 64 X2是由两个Athlon 64处理器上采用的Venice核心组合而成，每个核心拥有独立的512KB(1MB) L2缓存及执行单元。除了多出一个核芯之外，从架构上相对于目前Athlon 64在架构上并没有任何重大的改变。7 L; h4 E) o2 i2 L" S  K

  U0 |/ k% K% HAthlon 64 X2（左侧）与普通Athlon 64的对比
- ?8 ]* ]; k- w% }  _6 t) f    双核心Athlon 64 X2的大部分规格、功能与我们熟悉的Athlon 64架构没有任何区别，也就是说新推出的Athlon 64 X2双核心处理器仍然支持1GHz规格的HyperTransport总线，并且内建了支持双通道设置的DDR内存控制器。, z1 S$ h) ~+ |, S( C
    与Intel双核心处理器不同的是，Athlon 64 X2的两个内核并不需要经过MCH进行相互之间的协调。AMD在Athlon 64 X2双核心处理器的内部提供了一个称为System Request Queue(系统请求队列)的技术，在工作的时候每一个核心都将其请求放在SRQ中，当获得资源之后请求将会被送往相应的执行核心，也就是说所有的处理过程都在CPU核心范围之内完成，并不需要借助外部设备。
) t! ^  a" }& Z; o: h0 _, R  & m9 x; O$ v! {
对于双核心架构，AMD的做法是将两个核心整合在同一片硅晶内核之中，而Intel的双核心处理方式则更像是简单的将两个核心做到一起而已。与Intel的双核心架构相比，AMD双核心处理器系统不会在两个核心之间存在传输瓶颈的问题。因此从这个方面来说，Athlon 64 X2的架构要明显优于Pentium D架构。. O2 d5 Y7 d3 G- s8 _0 v* M: F( D  v
    虽然与Intel相比，AMD并不用担心Prescott核心这样的功耗和发热大户，但是同样需要为双核心处理器考虑降低功耗的方式。为此AMD并没有采用降低主频的办法，而是在其使用90nm工艺生产的Athlon 64 X2处理器中采用了所谓的Dual Stress Liner应变硅技术，与SOI技术配合使用，能够生产出性能更高、耗电更低的晶体管。7 e  L$ O' F" t, d- ^
    AMD推出的Athlon 64 X2处理器给用户带来最实惠的好处就是，不需要更换平台就能使用新推出的双核心处理器，只要对老主板升级一下BIOS就可以了，这与Intel双核心处理器必须更换新平台才能支持的做法相比，升级双核心系统会节省不少费用。% m- g* Y- ]+ A) n8 I
    5\ 封装技术   0 E/ Y2 @9 t6 b0 p2 a/ s+ m
      
' u8 M+ v9 t* D. T　　所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，我们实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。; F. |, E; }9 f( R) p: E
　　封装对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造，因此它是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。: g, @1 W8 v. `- g- x$ A- D' A
　　目前采用的CPU封装多是用绝缘的塑料或陶瓷材料包装起来，能起着密封和提高芯片电热性能的作用。由于现在处理器芯片的内频越来越高，功能越来越强，引脚数越来越多，封装的外形也不断在改变。封装时主要考虑的因素：8 S4 k" M, G$ W* J. F' f, T
芯片面积与封装面积之比为提高封装效率，尽量接近1：1
9 \8 N8 p7 |# l1 z$ y* W. i引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能 " O1 c7 u6 h2 s) |) n$ j
基于散热的要求，封装越薄越好$ W' u6 o/ B7 V1 O7 s( d4 M3 n8 B
　　作为计算机的重要组成部分，CPU的性能直接影响计算机的整体性能。而CPU制造工艺的最后一步也是最关键一步就是CPU的封装技术，采用不同封装技术的CPU，在性能上存在较大差距。只有高品质的封装技术才能生产出完美的CPU产品。
" }& \* }5 {, Y6 Q3 ^' H  y+ O4 |9 H
   CPU芯片的主要封装技术：
. ^" }( V+ u' l3 O% j* W   BGA封装   0 s1 q) C  [3 p# ?+ X# F9 [
      
2 h% {8 Y1 |8 L- h; T0 D8 K, Q' t　　BGA技术（Ball Grid Array Package）即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多，但引脚之间的距离远大于QFP，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性；并且由该技术实现的封装CPU信号传输延迟小，适应频率可以提高很大。
4 E6 O+ |/ P8 a9 E　　BGA封装具有以下特点：
. U+ S0 A& |7 j) l: CI/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率
* Y; ^9 T# y; u虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能 : t1 G6 Q3 i! K! I: b
信号传输延迟小，适应频率大大提高 9 o+ T, S- W4 a1 A- q
组装可用共面焊接，可靠性大大提高+ \; W, T% a6 P  z4 n
4 @) U3 l$ J, D/ j
   PGA封装     T2 b8 C' Q/ D& W; M# q
      
) Q9 |1 F0 h6 u! F/ W  y9 L# h% ?　　该技术也叫插针网格阵列封装技术（Ceramic Pin Grid Arrau Package），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。为了使得CPU能够更方便的安装和拆卸，从486芯片开始，出现了一种ZIF CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。该技术一般用于插拔操作比较频繁的场合之下。
3 x9 l" ^4 q6 |9 e　　早先的80486和Pentium、Pentium Pro等CPU均均采用PGA封装形式。
$ z7 m5 M1 f1 f, _: _' {" e9 ^8 _7 ~+ ?& Q7 ~0 O5 @
    PFP封装   6 ^1 K6 j. \* A5 E0 ~; o
      
5 C+ `. h+ U8 L3 P' y　　该技术的英文全称为Plastic Flat Package，中文含义为塑料扁平组件式封装。用这种技术封装的芯片同样也必须采用SMD技术将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊盘。将芯片各脚对准相应的焊盘，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。该技术与上面的QFP技术基本相似，只是外观的封装形状不同而已。
5 c! L0 K4 {. ^! L5 g  b( V: U2 q5 M; S+ z

, ?0 T, o+ x2 q9 }1 S; ~5 y    QFP封装   
' r/ v% r5 w- M% J8 E  w      
( a, }# V! v( U) t( B, w) ?  V4 I　　这种技术的中文含义叫方型扁平式封装技术（Plastic Quad Flat Pockage），该技术实现的CPU芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。该技术封装CPU时操作方便，可靠性高；而且其封装外形尺寸较小，寄生参数减小，适合高频应用；该技术主要适合用SMT表面安装技术在PCB上安装布线。
! a/ M2 n  C/ C/ ]4 Y# Q6 x) s3 g4 k; ^
' r" J* W, t' N7 y
    DIP封装   , A$ J7 F  w9 b7 b6 G& O" N
       1 N* R" @; E8 d2 w( K$ U7 e8 W8 F
　　DIP封装（Dual In-line Package），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。# ~/ L% E8 g5 a
　　DIP封装具有以下特点：+ u4 |7 X6 W0 J" z3 f
适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ; q0 l% i8 z5 c  S
芯片面积与封装面积之间的比值较大，故体积也较大。1 p2 r, a, ]% M" Y
　　最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。  b3 B. x& Z5 {5 I
, N, P  Y8 [* q

8 z7 U$ ?; u" b, I   6\ 主频   - ^2 K* c! f% G5 C! f/ S
       / c. M; ^- @8 @( S+ g* k5 l
　　在电子技术中，脉冲信号是一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。脉冲信号之间的时间间隔称为周期；而将在单位时间（如1秒）内所产生的脉冲个数称为频率。频率是描述周期性循环信号（包括脉冲信号）在单位时间内所出现的脉冲数量多少的计量名称；频率的标准计量单位是Hz（赫）。电脑中的系统时钟就是一个典型的频率相当精确和稳定的脉冲信号发生器。频率在数学表达式中用“f”表示，其相应的单位有：Hz（赫）、kHz（千赫）、MHz（兆赫）、GHz（吉赫）。其中1GHz=1000MHz，1MHz=1000kHz，1kHz=1000Hz。计算脉冲信号周期的时间单位及相应的换算关系是：s（秒）、ms（毫秒）、μs（微秒）、ns（纳秒），其中：1s=1000ms，1 ms=1000μs，1μs=1000ns。8 B" H& I/ X- [9 C# U: D! t
　　CPU的主频，即CPU内核工作的时钟频率（CPU Clock Speed）。通常所说的某某CPU是多少兆赫的，而这个多少兆赫就是“CPU的主频”。很多人认为CPU的主频就是其运行速度，其实不然。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力并没有直接关系。主频和实际的运算速度存在一定的关系，但目前还没有一个确定的公式能够定量两者的数值关系，因为CPU的运算速度还要看CPU的流水线的各方面的性能指标（缓存、指令集，CPU的位数等等）。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。比如AMD公司的AthlonXP系列CPU大多都能以较低的主频，达到英特尔公司的Pentium 4系列CPU较高主频的CPU性能，所以AthlonXP系列CPU才以PR值的方式来命名。因此主频仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
4 V7 u- X3 \$ K' ^　　CPU的主频不代表CPU的速度，但提高主频对于提高CPU运算速度却是至关重要的。举个例子来说，假设某个CPU在一个时钟周期内执行一条运算指令，那么当CPU运行在100MHz主频时，将比它运行在50MHz主频时速度快一倍。因为100MHz的时钟周期比50MHz的时钟周期占用时间减少了一半，也就是工作在100MHz主频的CPU执行一条运算指令所需时间仅为10ns比工作在50MHz主频时的20ns缩短了一半，自然运算速度也就快了一倍。只不过电脑的整体运行速度不仅取决于CPU运算速度，还与其它各分系统的运行情况有关，只有在提高主频的同时，各分系统运行速度和各分系统之间的数据传输速度都能得到提高后，电脑整体的运行速度才能真正得到提高。( n$ x, r$ j( W; d, j
　　提高CPU工作主频主要受到生产工艺的限制。由于CPU是在半导体硅片上制造的，在硅片上的元件之间需要导线进行联接，由于在高频状态下要求导线越细越短越好，这样才能减小导线分布电容等杂散干扰以保证CPU运算正确。因此制造工艺的限制，是CPU主频发展的最大障碍之一。
  q8 \- |5 x' F3 L+ C* X1 ?$ V. o% `4 ^+ A* E5 H
2 D( W! l6 `; G! t, \
    7\ 外频   . V) {/ i0 v! l
   + f: F" {" l. V( a  K) h
    外频是CPU乃至整个计算机系统的基准频率，单位是MHz（兆赫兹）。在早期的电脑中，内存与主板之间的同步运行的速度等于外频，在这种方式下，可以理解为CPU外频直接与内存相连通，实现两者间的同步运行状态。对于目前的计算机系统来说，两者完全可以不相同，但是外频的意义仍然存在，计算机系统中大多数的频率都是在外频的基础上，乘以一定的倍数来实现，这个倍数可以是大于1的，也可以是小于1的。
; Z% K8 M' y/ A5 L! K    说到处理器外频，就要提到与之密切相关的两个概念：倍频与主频，主频就是CPU的时钟频率；倍频即主频与外频之比的倍数。主频、外频、倍频，其关系式：主频＝外频×倍频。
5 S% [4 d5 L2 ?7 R' ]9 ]    在486之前，CPU的主频还处于一个较低的阶段，CPU的主频一般都等于外频。而在486出现以后，由于CPU工作频率不断提高，而PC机的一些其他设备（如插卡、硬盘等）却受到工艺的限制，不能承受更高的频率，因此限制了CPU频率的进一步提高。因此出现了倍频技术，该技术能够使CPU内部工作频率变为外部频率的倍数，从而通过提升倍频而达到提升主频的目的。倍频技术就是使外部设备可以工作在一个较低外频上，而CPU主频是外频的倍数。# R7 q0 R4 B8 h: C  e5 Q' Y
    在Pentium时代，CPU的外频一般是60/66MHz，从Pentium Ⅱ 350开始，CPU外频提高到100MHz，目前CPU外频已经达到了200MHz。由于正常情况下外频和内存总线频率相同，所以当CPU外频提高后，与内存之间的交换速度也相应得到了提高，对提高电脑整体运行速度影响较大。
! @! Y7 `9 C/ ]1 F$ [- N  D& y9 s    外频与前端总线（FSB）频率很容易被混为一谈。前端总线的速度指的是CPU和北桥芯片间总线的速度，更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的，也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一万万次，它更多的影响了PCI及其他总线的频率。之所以前端总线与外频这两个概念容易混淆，主要的原因是在以前的很长一段时间里（主要是在Pentium 4出现之前和刚出现Pentium 4时），前端总线频率与外频是相同的，因此往往直接称前端总线为外频，最终造成这样的误会。随着计算机技术的发展，人们发现前端总线频率需要高于外频，因此采用了QDR（Quad Date Rate）技术，或者其他类似的技术实现这个目的。这些技术的原理类似于AGP的2X或者4X，它们使得前端总线的频率成为外频的2倍、4倍甚至更高，从此之后前端总线和外频的区别才开始被人们重视起来。
! [. H) C  a/ B% o6 j) M1 P    一个CPU默认的外频只有一个，主板必须能支持这个外频。因此在选购主板和CPU时必须注意这点，如果两者不匹配，系统就无法工作。此外，现在CPU的倍频很多已经被锁定，所以超频时经常需要超外频。外频改变后系统很多其他频率也会改变，除了CPU主频外，前端总线频率、PCI等各种接口频率，包括硬盘接口的频率都会改变，都可能造成系统无法正常运行。当然有些主板可以提供锁定各种接口频率的功能，对成功超频有很大帮助。超频有风险，甚至会损坏计算机硬件。
+ Y$ u( O% N% Q1 R
& O6 D& T. ]& p9 v. X- y4 }& m" d+ q: _
    8\ 倍频   
( Q% s1 I8 G! n1 J7 Q   
) D* x& J- A4 B0 D: y  A: k    CPU的倍频，全称是倍频系数。CPU的核心工作频率与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。理论上倍频是从1.5一直到无限的，但需要注意的是，倍频是以0.5为一个间隔单位。外频与倍频相乘就是主频，所以其中任何一项提高都可以使CPU的主频上升。' Q( W/ D( z3 N, s+ V2 m
　　原先并没有倍频概念，CPU的主频和系统总线的速度是一样的，但CPU的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为：主频 = 外频 x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数，当外频不变时，提高倍频，CPU主频也就越高。4 b& [1 `: D7 ^' W: b
    一个CPU默认的倍频只有一个，主板必须能支持这个倍频。因此在选购主板和CPU时必须注意这点，如果两者不匹配，系统就无法工作。此外，现在CPU的倍频很多已经被锁定，无法修改。* z7 Q& K( E; h' q

/ l* l) Y1 j( n: U' k    9\ 前端总线   
' m% C( {- f9 L6 h0 v8 g, {, \      
6 C7 V" d  I/ v3 T/ R4 i2 d1 |    总线是将信息以一个或多个源部件传送到一个或多个目的部件的一组传输线。通俗的说，就是多个部件间的公共连线，用于在各个部件之间传输信息。人们常常以MHz表示的速度来描述总线频率。总线的种类很多，前端总线的英文名字是Front Side Bus，通常用FSB表示，是将CPU连接到北桥芯片的总线。选购主板和CPU时，要注意两者搭配问题，一般来说，如果CPU不超频，那么前端总线是由CPU决定的，如果主板不支持CPU所需要的前端总线，系统就无法工作。也就是说，需要主板和CPU都支持某个前端总线，系统才能工作，只不过一个CPU默认的前端总线是唯一的，因此看一个系统的前端总线主要看CPU就可以。* W) i; Z8 v& J9 x) c9 w
    北桥芯片负责联系内存、显卡等数据吞吐量最大的部件，并和南桥芯片连接。CPU就是通过前端总线（FSB）连接到北桥芯片，进而通过北桥芯片和内存、显卡交换数据。前端总线是CPU和外界交换数据的最主要通道，因此前端总线的数据传输能力对计算机整体性能作用很大，如果没足够快的前端总线，再强的CPU也不能明显提高计算机整体速度。数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽＝（总线频率×数据位宽）÷8。目前PC机上所能达到的前端总线频率有266MHz、333MHz、400MHz、533MHz、800MHz几种，前端总线频率越大，代表着CPU与北桥芯片之间的数据传输能力越大，更能充分发挥出CPU的功能。现在的CPU技术发展很快，运算速度提高很快，而足够大的前端总线可以保障有足够的数据供给给CPU，较低的前端总线将无法供给足够的数据给CPU，这样就限制了CPU性能得发挥，成为系统瓶颈。显然同等条件下，前端总线越快，系统性能越好。: w; w. R7 P( |7 v! W$ F) z
    外频与前端总线频率的区别：前端总线的速度指的是CPU和北桥芯片间总线的速度，更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的，也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一万万次，它更多的影响了PCI及其他总线的频率。之所以前端总线与外频这两个概念容易混淆，主要的原因是在以前的很长一段时间里（主要是在Pentium 4出现之前和刚出现Pentium 4时），前端总线频率与外频是相同的，因此往往直接称前端总线为外频，最终造成这样的误会。随着计算机技术的发展，人们发现前端总线频率需要高于外频，因此采用了QDR（Quad Date Rate）技术，或者其他类似的技术实现这个目的。这些技术的原理类似于AGP的2X或者4X，它们使得前端总线的频率成为外频的2倍、4倍甚至更高，从此之后前端总线和外频的区别才开始被人们重视起来。此外，在前端总线中比较特殊的是AMD64的HyperTransport。
5 ^2 y" B6 S  q4 J, \目前各种CPU的前端总线频率(FSB)：* S' {- Z8 F( J( }# O

. j% ]+ }6 Z3 l0 ?3 |6 y8 W2 U[ 本帖最后由 夜鹰 于 2007-7-16 15:30 编辑 ]

Intel平台   
/ L2 l+ h5 `8 \6 @" l; m      
, x5 N3 V, F/ E6 u* @Willamette核心CPU：, C! ^( b' h! C
　　所有Willamette核心CPU的FSB都是400MHz FSB。
$ I9 H. O: b  @* Y/ w* ONorthwood核心CPU：" \, L9 [" F  C
　　相对于Willamette核心CPU，Northwood核心CPU的前端总线频率则非常复杂，400MHz、533MHz和800MHz都有。其中，Celeron全部都是400MHz FSB；Pentium 4方面，1.6GHz-2.8GHz都有400MHz FSB的产品，例如1.8A、2.0A等等，Pentium 4型号后面带有"B"字样的则是533MHz FSB，带有"C"字样的则是800MHz FSB。
3 ^% v" `/ \- P9 @Prescott核心CPU：
! Z( x- A6 m2 {9 R, z　　Prescott核心的Celeron D，无论是Socket 478接口还是Socket 775接口，全部都是533MHz FSB。
1 r4 d+ ^6 f0 B. `　　Socket 478接口的Pentium 4方面，2.4A和2.8A是533MHz FSB，其余的Socket 478 Pentium 4都是800MHz FSB，在产品型号后面带有"E"字样。' q! V0 T+ g' [0 f$ a# l
　　Socket 775接口的Pentium 4 5XX系列方面，编号尾数为"5"的是533MHz FSB，例如Pentium 4 505/515；编号尾数为"0"的是800MHz FSB，例如Pentium 4 520/530/540等等。即将推出的Pentium 4 6XX系列CPU则都是800MHz FSB。  c: h: y. o/ K9 w+ j$ I' s+ L9 ?
Pentium 4至尊版(即Pentium 4 EE，又称Pentium 4 XE)：3 z$ Q) g0 F. o% {6 S  ]. G) y
　　所有Socket 478接口的Pentium 4 EE都是800MHz FSB。Socket 775接口的Pentium 4 EE，Smithfield核心的3.4GHz是800MHz FSB，3.46GHz则是1066MHz FSB，这是目前PC上最高的前端总线频率。
' K6 B2 X8 J5 ^Pentium EE:) P! T& T4 b9 _' I# i4 N
   Smithfield核心的Pentium EE 840是800MHz FSB，而Presler核心的Pentium EE 955和965都是1066MHz FSB。& u) F. B1 A4 a5 a( w1 ~
Xeon和Xeon MP：+ \7 [7 c0 p! `! @+ k6 h- g$ ?) m
　　所有Socket 603接口的Xeon和Xeon MP都是400MHz FSB；Socket 604接口的Xeon中，支持Intel 64位计算技术EM64T的Xeon是800MHz FSB，而不支持EM64T的Xeon则是533MHz FSB；Socket 604接口的Xeon MP则是667MHz FSB。
+ r/ H1 I8 q6 r3 m/ ACedar Mill核心CPU:
2 \* u- g1 ?2 \: H   Cedar Mill核心的Celeron D目前都是533MHz FSB，而Cedar Mill核心的Pentium 4则都是800MHz FSB。
0 I3 J* Y" F( q3 f+ z0 GYonah核心CPU:+ X' [2 w+ v0 b. E  B$ E
   目前Yonah核心的Core Duo和Core Solo都是667MHz FSB，即将推出的超低功耗产品将会采用533MHz FSB，而高性能产品则将会采用800MHz FSB。% O! Z/ [: q1 W7 F+ M

$ }: P# _$ }3 ?2 `6 u4 K5 s    AMD平台   / v0 J; Y1 W3 [$ c2 Y
   
% C7 [4 k+ W4 V5 H3 G    + k. d& N5 t2 y- K
Socket A平台：$ E- R$ E3 \. }. E; Y* F
　　Socket A接口的Sempron是333MHz FSB，Socket 754接口的Sempron部分是333MHz FSB，使用0.09微米工艺的Sempron是800MHz FSB；Athlon XP方面，Palomino核心为266MHz FSB，Thoroughbred核心为266MHz和333MHz FSB，Barton核心为333MHz和400MHz FSB，而Thorton核心则为333MHz FSB。
7 Z& d, w+ j- G, H2 ~# L  c+ J* ?AMD64平台：
* ]* U+ t0 D; P　　Socket 754接口CPU的HyperTransport频率是800MHz；Socket 939接口CPU的HyperTransport频率是1000MHz（个别OEM产品例外）；旧版的Socket 940接口CPU的HyperTransport频率也是800MHz，而新版的Socket 940接口CPU的HyperTransport频率也已经提高到了1000MHz；即将推出的Socket AM2接口CPU、Socket S1接口CPU以及Socket F接口CPU的HyperTransport频率则都是1000MHz。
- O# A. o% @4 o     ; L8 f9 V3 Z# v" P) Y( r
　　HyperTransport最初是AMD在1999年提出的一种总线技术，随着AMD64位平台的发布和推广，HyperTransport应用越来越广泛，也越来越被人们所熟知。1 A" h- z9 x1 k) a
　　HyperTransport是一种为主板上的集成电路互连而设计的端到端总线技术，它可以在内存控制器、磁盘控制器以及PCI总线控制器之间提供更高的数据传输带宽。HyperTransport采用类似DDR的工作方式，在400MHz工作频率下，相当于800MHz的传输频率。此外HyperTransport是在同一个总线中模拟出两个独立数据链进行点对点数据双向传输，因此理论上最大传输速率可以视为翻倍，具有4、8、16及32位频宽的高速序列连接功能。在400MHz下，双向4bit模式的总线带宽为0.8GB/sec，双向8bit模式的总线带宽为1.6GB/sec；800MHz下，双向8bit模式的总线带宽为3.2GB/sec，双向16bit模式的总线带宽为6.4GB/sec，双向32bit模式的总线带宽为12.8GB/sec。以400MHz下，双向4bit模式为例，带宽计算方法为400MHz×2×2×4bit÷8＝0.8GB/sec。
0 @- A4 T; h! u7 G. O7 D　　HyperTransport还有一大特色，就是当数据位宽并非32bit时，可以分批传输数据来达到与32bit相同的效果。例如16bit的数据就可以分两批传输，8bit的数据就可以分四批传输，这种数据分包传输的方法，给了HyperTransport在应用上更大的弹性空间。
% ]  N6 B" p( ~  [: n5 R) h5 g. I+ v　　2004年2月，HyperTransport技术联盟(Hyper Transport Technology Consortium)又正式发布了HyperTransport 2.0规格，由于采用了Dual-data技术，使频率成功提升到了1.0GHz、1.2GHz和1.4GHz，数据传输带宽由每通道1.6Gb/sec提升到了2.0GB/sec、2.4Gb/sec和2.8GB/sec，最大带宽由原来的12.8Gb/sec提升到了22.4GB/sec。
9 J# p# ]: f" o3 r" J+ v% x　　当HyperTransport应用于内存控制器时，其实也就类似于传统的前端总线(FSB,Front Side Bus)，因此对于将HyperTransport技术用于内存控制器的CPU来说，其HyperTransport的频率也就相当于前端总线的频率。
' f  K! ~$ x5 Q
: W5 X. ~6 d& e# I# g5 }. Y5 [. F1 n
9 l7 p6 b' G8 [
; V7 C& ?5 h1 F/ a5 {" k4 t+ g   10\ 针脚数   & O  K6 T* `& E
   
. {9 U6 x9 _9 ~    目前CPU都采用针脚式接口与主板相连，而不同的接口的CPU在针脚数上各不相同。CPU接口类型的命名，习惯用针脚数来表示，比如目前Pentium 4系列处理器所采用的Socket 478接口，其针脚数就为478针；而Athlon XP系列处理器所采用的Socket 939接口，其针脚数就为939针。$ z" B; x; E4 z' I+ R6 K0 {7 q
    原则上CPU性能的好坏和针脚数的多少是没有关系的，而且CPU上的针脚也并不是每个针脚都是起作用的，也就是说其实CPU上还有些针脚是没有任何作用的“摆设”，是闲置起的。这是因为CPU厂商在设计CPU时，必然会考虑到今后一段时间内的功能扩展和性能提高，而会预留一些暂时不起作用的针脚以便今后改进。不过随着CPU技术的发展，需要越来越多的CPU针脚以实现更丰富的功能以及更高的性能，例如集成双通道内存控制器所需要的针脚数量就要比只集成单通道内存控制器所需要的针脚数要多得多，因此总的来说CPU针脚数有越来越多的趋势，基本上可以认为针脚多的CPU其架构也越先进。但是任何事物都不是绝对的，例如AMD在移动平台上用来取代Socket 754的Socket S1其针脚数反而从754根减少到了638根。, H5 B6 o" `6 Q- M' Q! o  N

2 R; V6 e: i* C3 |    11\ 制作工艺   
; H. P4 o  i0 @0 e, w5 T' N) ]   
9 d8 _% X; x8 A. p' [! F* g    通常我们所说的CPU的“制作工艺”指得是在生产CPU过程中，要进行加工各种电路和电子元件，制造导线连接各个元器件。通常其生产的精度以微米（长度单位，1微米等于千分之一毫米）来表示，未来有向纳米（1纳米等于千分之一微米）发展的趋势，精度越高，生产工艺越先进。在同样的材料中可以制造更多的电子元件，连接线也越细，提高CPU的集成度，CPU的功耗也越小。; t4 s" l5 T& M6 |
　　制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展，。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。微电子技术的发展与进步，主要是靠工艺技术的不断改进，使得器件的特征尺寸不断缩小，从而集成度不断提高，功耗降低，器件性能得到提高。芯片制造工艺在1995年以后，从0.5微米、0.35微米、0.25微米、0.18微米、0.15微米、0.13微米、90纳米一直发展到目前最新的65纳米，而45纳米和30纳米的制造工艺将是下一代CPU的发展目标。
' z0 l1 _3 Q# n3 I0 C1 m2 u( z    提高处理器的制造工艺具有重大的意义，因为更先进的制造工艺会在CPU内部集成更多的晶体管，使处理器实现更多的功能和更高的性能；更先进的制造工艺会使处理器的核心面积进一步减小，也就是说在相同面积的晶圆上可以制造出更多的CPU产品，直接降低了CPU的产品成本，从而最终会降低CPU的销售价格使广大消费者得利；更先进的制造工艺还会减少处理器的功耗，从而减少其发热量，解决处理器性能提升的障碍.....处理器自身的发展历史也充分的说明了这一点，先进的制造工艺使CPU的性能和功能一直增强，而价格则一直下滑，也使得电脑从以前大多数人可望而不可及的奢侈品变成了现在所有人的日常消费品和生活必需品。
; \! P- ?, x/ l6 J5 K3 {! G6 E8 s
4 Y& ], ~3 o( R  M+ A
! m! r0 f3 x1 w7 x( g$ j' L8 B    12\ 核心电压   8 t. M7 O5 y" @/ r
   
$ K  h  P, P' E$ o! I3 V    　　CPU的工作电压（Supply Voltage），即CPU正常工作所需的电压。任何电器在工作的时候都需要电，自然也有对应额定电压，CPU也不例外。目前CPU的工作电压有一个非常明显的下降趋势，较低的工作电压主要三个优点：: L5 M4 K, x5 J
采用低电压的CPU的芯片总功耗降低了。功耗降低，系统的运行成本就相应降低，这对于便携式和移动系统来说非常重要，使其现有的电池可以工作更长时间，从而使电池的使用寿命大大延长；
! M; a# p! I& ~/ a3 x. n功耗降低，致使发热量减少，运行温度不过高的CPU可以与系统更好的配合；
# ]  L1 j8 k( f# ^$ d降低电压是CPU主频提高的重要因素之一。
& o# O! q3 |- d　　CPU的工作电压分为两个方面，CPU的核心电压与I/O电压。核心电压即驱动CPU核心芯片的电压，I/O电压则指驱动I/O电路的电压。通常CPU的核心电压小于等于I/O电压。
: O) O2 e: G" C; d9 Y　　早期CPU（286～486时代）的核心电压与I/O一致，通常为5V，由于当时的制造工艺相对落后，以致CPU的发热量过大，导致其寿命缩短。不过那时的CPU集成度很低，而目前的CPU集成度相当高，因此显得现在的CPU发热量更大。随着CPU的制造工艺提高，近年来各种CPU的工作电压有逐步下降的趋势，目前台式机用CPU核电压通常为2V以内，笔记本专用CPU的工作电压相对更低，从而达到大幅减少功耗的目的，以延长电池的使用寿命，并降低了CPU发热量。而且现在的CPU会通过特殊的电压ID（VID）引脚来指示主板中嵌入的电压调节器自动设置正确的电压级别。
! G$ F/ z$ x4 R% V1 ^　　许多面向新款CPU的主板都会提供特殊的跳线或者软件设置，通过这些跳线或软件，可以根据具体需要手动调节CPU的工作电压。很多实验表明在超频的时候适度提高核心电压，可以加强CPU内部信号，对CPU性能的提升会有很大帮助——但这样也会提高CPU的功耗，影响其寿命及发热量，建议一般用户不要进行此方面的操作。* f" W' a, n) F, e
    此外从Vinice核心的Athlon 64开始，AMD在Socket 939接口的处理器上采用了动态电压，在CPU封装上不再标明CPU的默认核心电压，同一核心的CPU其核心电压是可变的，不同的CPU可能会有不同的核心电压:1.30V、1.35V或1.40V。% X) m2 [4 q6 a
, h1 H( Z. Z5 I/ H2 k4 P
/ W& Z* Z$ g; Q7 c7 F8 R1 {
    13\ 超线程技术   
& l1 q" G9 x3 ?4 d      - X9 l+ l9 I, s; L$ l: D
　　CPU生产商为了提高CPU的性能，通常做法是提高CPU的时钟频率和增加缓存容量。不过目前CPU的频率越来越快，如果再通过提升CPU频率和增加缓存的方法来提高性能，往往会受到制造工艺上的限制以及成本过高的制约。" n, x7 p" Q0 ?- _" C& I/ j5 \- t
　　尽管提高CPU的时钟频率和增加缓存容量后的确可以改善性能，但这样的CPU性能提高在技术上存在较大的难度。实际上在应用中基于很多原因，CPU的执行单元都没有被充分使用。如果CPU不能正常读取数据（总线/内存的瓶颈），其执行单元利用率会明显下降。另外就是目前大多数执行线程缺乏ILP（Instruction-Level Parallelism，多种指令同时执行）支持。这些都造成了目前CPU的性能没有得到全部的发挥。因此，Intel则采用另一个思路去提高CPU的性能，让CPU可以同时执行多重线程，就能够让CPU发挥更大效率，即所谓“超线程（Hyper-Threading，简称“HT”）”技术。超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高的CPU的运行效率。0 d0 T+ r& X4 U; O
　　采用超线程及时可在同一时间里，应用程序可以使用芯片的不同部分。虽然单线程芯片每秒钟能够处理成千上万条指令，但是在任一时刻只能够对一条指令进行操作。而超线程技术可以使芯片同时进行多线程处理，使芯片性能得到提升。
9 H. Y3 d$ D6 A6 s8 g0 \8 |, s　　超线程技术是在一颗CPU同时执行多个程序而共同分享一颗CPU内的资源，理论上要像两颗CPU一样在同一时间执行两个线程，P4处理器需要多加入一个Logical CPU Pointer（逻辑处理单元）。因此新一代的P4 HT的die的面积比以往的P4增大了5%。而其余部分如ALU（整数运算单元）、FPU（浮点运算单元）、L2 Cache（二级缓存）则保持不变，这些部分是被分享的。
3 D  y  p- R8 w. k9 L' l　　虽然采用超线程技术能同时执行两个线程，但它并不象两个真正的CPU那样，每各CPU都具有独立的资源。当两个线程都同时需要某一个资源时，其中一个要暂时停止，并让出资源，直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。1 \, Q3 K- k; ]8 a' [# Z. l
　　英特尔P4 超线程有两个运行模式，Single Task Mode（单任务模式）及Multi Task Mode（多任务模式），当程序不支持Multi-Processing（多处理器作业）时，系统会停止其中一个逻辑CPU的运行，把资源集中于单个逻辑CPU中，让单线程程序不会因其中一个逻辑CPU闲置而减低性能，但由于被停止运行的逻辑CPU还是会等待工作，占用一定的资源，因此Hyper-Threading CPU运行Single Task Mode程序模式时，有可能达不到不带超线程功能的CPU性能，但性能差距不会太大。也就是说，当运行单线程运用软件时，超线程技术甚至会降低系统性能，尤其在多线程操作系统运行单线程软件时容易出现此问题。) @; s8 F) J/ o* w& C! w* K
　　需要注意的是，含有超线程技术的CPU需要芯片组、软件支持，才能比较理想的发挥该项技术的优势。目前支持超线程技术的芯片组包括如：英特尔i845GE、PE及矽统iSR658 RDRAM、SiS645DX、SiS651可直接支持超线程；英特尔i845E、i850E通过升级BIOS后可支持；威盛P4X400、P4X400A可支持，但未获得正式授权。操作系统如：Microsoft Windows XP、Microsoft Windows 2003，Linux kernel 2.4.x以后的版本也支持超线程技术。
8 t! ^, v3 b, k1 D, U
" u6 B) t* ~2 A4 V9 S$ k5 n3 @2 O7 k: q. |: T
    14\ 多媒体指令集   
" M/ ^! U5 J  E5 \) e! P, [   
4 Q0 G  j0 X4 L- v( G  z' @  　　CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。
. X5 b5 c0 x- Y; z6 h( W  `4 D
% ^4 O" x, j7 _% @2 p3 i精简指令集的运用3 T5 u1 v- r; n( m/ c
　　在最初发明计算机的数十年里，随着计算机功能日趋增大，性能日趋变强，内部元器件也越来越多，指令集日趋复杂，过于冗杂的指令严重的影响了计算机的工作效率。后来经过研究发现，在计算机中，80％程序只用到了20％的指令集，基于这一发现，RISC精简指令集被提了出来，这是计算机系统架构的一次深刻革命。RISC体系结构的基本思路是：抓住CISC指令系统指令种类太多、指令格式不规范、寻址方式太多的缺点，通过减少指令种类、规范指令格式和简化寻址方式，方便处理器内部的并行处理，提高VLSI器件的使用效率，从而大幅度地提高处理器的性能。
; u: T' n2 V" R  C  M  A' B9 ?　　RISC指令集有许多特征，其中最重要的有：
" q8 i! r0 u  Q# a% `  n% O& N指令种类少，指令格式规范：RISC指令集通常只使用一种或少数几种格式。指令长度单一（一般4个字节），并且在字边界上对齐。字段位置、特别是操作码的位置是固定的。
5 S/ V. _% Z% z' k( \$ r寻址方式简化：几乎所有指令都使用寄存器寻址方式，寻址方式总数一般不超过5个。其他更为复杂的寻址方式，如间接寻址等则由软件利用简单的寻址方式来合成。
& Z$ i( f/ R& \% X7 m# X5 {大量利用寄存器间操作：RISC指令集中大多数操作都是寄存器到寄存器操作，只以简单的Load和Store操作访问内存。因此，每条指令中访问的内存地址不会超过1个，访问内存的操作不会与算术操作混在一起。
+ M+ z2 \' y6 `/ Q- `简化处理器结构：使用RISC指令集，可以大大简化处理器的控制器和其他功能单元的设计，不必使用大量专用寄存器，特别是允许以硬件线路来实现指令操作，而不必像CISC处理器那样使用微程序来实现指令操作。因此RISC处理器不必像CISC处理器那样设置微程序控制存储器，就能够快速地直接执行指令。
. r* @- {# s/ n: `& ~: \6 ^便于使用VLSI技术：随着LSI和VLSI技术的发展，整个处理器（甚至多个处理器）都可以放在一个芯片上。RISC体系结构可以给设计单芯片处理器带来很多好处，有利于提高性能，简化VLSI芯片的设计和实现。基于VLSI技术，制造RISC处理器要比CISC处理器工作量小得多，成本也低得多。 0 }1 K1 T; d( V$ o% N" S
加强了处理器并行能力：RISC指令集能够非常有效地适合于采用流水线、超流水线和超标量技术，从而实现指令级并行操作，提高处理器的性能。目前常用的处理器内部并行操作技术基本上是基于RISC体系结构发展和走向成熟的。
  L' c0 p9 ?& g% [2 U' Y4 f　　正由于RISC体系所具有的优势，它在高端系统得到了广泛的应用，而CISC体系则在桌面系统中占据统治地位。而在如今，在桌面领域，RISC也不断渗透，预计未来，RISC将要一统江湖。8 O, H. m: H1 ~, e$ n  N: V, J

+ [( x% I! B7 `$ F, ZCPU的扩展指令集+ A: d6 t6 t& j! f$ q; \
　　对于CPU来说，在基本功能方面，它们的差别并不太大，基本的指令集也都差不多，但是许多厂家为了提升某一方面性能，又开发了扩展指令集，扩展指令集定义了新的数据和指令，能够大大提高某方面数据处理能力，但必需要有软件支持。
& _2 `! r# g! P9 UMMX 指令集
) i* b4 E: ^: C" ~, F    MMX（Multi Media eXtension，多媒体扩展指令集）指令集是Intel公司于1996年推出的一项多媒体指令增强技术。MMX指令集中包括有57条多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力的时候也能进行正常处理，这样在软件的配合下，就可以得到更高的性能。MMX的益处在于，当时存在的操作系统不必为此而做出任何修改便可以轻松地执行MMX程序。但是，问题也比较明显，那就是MMX指令集与x87浮点运算指令不能够同时执行，必须做密集式的交错切换才可以正常执行，这种情况就势必造成整个系统运行质量的下降。0 l* u# {2 ~. F
SSE指令集6 {2 F) T: j- N1 d0 `* y. O9 D
    SSE（Streaming SIMD Extensions，单指令多数据流扩展）指令集是Intel在Pentium III处理器中率先推出的。其实，早在PIII正式推出之前，Intel公司就曾经通过各种渠道公布过所谓的KNI（Katmai New Instruction）指令集，这个指令集也就是SSE指令集的前身，并一度被很多传媒称之为MMX指令集的下一个版本，即MMX2指令集。究其背景，原来"KNI"指令集是Intel公司最早为其下一代芯片命名的指令集名称，而所谓的"MMX2"则完全是硬件评论家们和媒体凭感觉和印象对"KNI"的 评价，Intel公司从未正式发布过关于MMX2的消息。
* U5 s, h2 o- L" _5 J) @　　而最终推出的SSE指令集也就是所谓胜出的"互联网SSE"指令集。SSE指令集包括了70条指令，其中包含提高3D图形运算效率的50条SIMD（单指令多数据技术）浮点运算指令、12条MMX 整数运算增强指令、8条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮点运算、3D运算、视频处理、音频处理等诸多多媒体应用起到全面强化的作用。S SE指令与3DNow!指令彼此互不兼容，但SSE包含了3DNow!技术的绝大部分功能，只是实现的方法不同。SSE兼容MMX指令，它可以通过SIMD和单时钟周期并行处理多个浮点数据来有效地提高浮点运算速度。
7 q. a( X, V8 U: }  x( i5 ~  OSSE2指令集
$ b; g) b+ Z, e: D$ ^: N: ?% Y    SSE2(Streaming SIMD Extensions 2，Intel官方称为SIMD 流技术扩展 2或数据流单指令多数据扩展指令集 2)指令集是Intel公司在SSE指令集的基础上发展起来的。相比于SSE，SSE2使用了144个新增指令，扩展了MMX技术和SSE技术，这些指令提高了广大应用程序的运行性能。随MMX技术引进的SIMD整数指令从64位扩展到了128 位，使SIMD整数类型操作的有效执行率成倍提高。双倍精度浮点SIMD指令允许以 SIMD格式同时执行两个浮点操作，提供双倍精度操作支持有助于加速内容创建、财务、工程和科学应用。除SSE2指令之外，最初的SSE指令也得到增强，通过支持多种数据类型(例如，双字和四字)的算术运算，支持灵活并且动态范围更广的计算功能。SSE2指令可让软件开发员极其灵活的实施算法，并在运行诸如MPEG-2、MP3、3D图形等之类的软件时增强性能。Intel是从Willamette核心的Pentium 4开始支持SSE2指令集的，而AMD则是从K8架构的SledgeHammer核心的Opteron开始才支持SSE2指令集的。9 W0 ~$ R/ X5 q* m! W- a/ f
SSE3指令集4 T5 K6 l3 |% R2 t, X+ L
    SSE3(Streaming SIMD Extensions 3，Intel官方称为SIMD 流技术扩展 3或数据流单指令多数据扩展指令集 3)指令集是Intel公司在SSE2指令集的基础上发展起来的。相比于SSE2，SSE3在SSE2的基础上又增加了13个额外的SIMD指令。SSE3 中13个新指令的主要目的是改进线程同步和特定应用程序领域，例如媒体和游戏。这些新增指令强化了处理器在浮点转换至整数、复杂算法、视频编码、SIMD浮点寄存器操作以及线程同步等五个方面的表现，最终达到提升多媒体和游戏性能的目的。Intel是从Prescott核心的Pentium 4开始支持SSE3指令集的，而AMD则是从2005年下半年Troy核心的Opteron开始才支持SSE3的。但是需要注意的是，AMD所支持的SSE3与Intel的SSE3并不完全相同，主要是删除了针对Intel超线程技术优化的部分指令。
9 l8 B8 i+ Y" [8 R4 }3D Now !指令集

AMD双核心处理器   
; v! p7 u5 u+ [   
2 C6 `( \% }2 {$ ~3 q4 o    - `1 A- |! P4 K% m( i6 c7 `
    AMD推出的双核心处理器分别是双核心的Opteron系列和全新的Athlon 64 X2系列处理器。其中Athlon 64 X2是用以抗衡Pentium D和Pentium Extreme Edition的桌面双核心处理器系列。# f# A4 q: v4 G6 M+ G9 ^) B: U
    AMD推出的Athlon 64 X2是由两个Athlon 64处理器上采用的Venice核心组合而成，每个核心拥有独立的512KB(1MB) L2缓存及执行单元。除了多出一个核芯之外，从架构上相对于目前Athlon 64在架构上并没有任何重大的改变。
7 s0 Q+ r: E, D8 C& `+ D) h' m, g
7 ~& t1 ^% q2 Y, W- u2 d/ M1 S6 TAthlon 64 X2（左侧）与普通Athlon 64的对比
0 K  @' T2 h3 i# l- M) R8 k: o    双核心Athlon 64 X2的大部分规格、功能与我们熟悉的Athlon 64架构没有任何区别，也就是说新推出的Athlon 64 X2双核心处理器仍然支持1GHz规格的HyperTransport总线，并且内建了支持双通道设置的DDR内存控制器。" P+ f' Z& g: W
    与Intel双核心处理器不同的是，Athlon 64 X2的两个内核并不需要经过MCH进行相互之间的协调。AMD在Athlon 64 X2双核心处理器的内部提供了一个称为System Request Queue(系统请求队列)的技术，在工作的时候每一个核心都将其请求放在SRQ中，当获得资源之后请求将会被送往相应的执行核心，也就是说所有的处理过程都在CPU核心范围之内完成，并不需要借助外部设备。
' {0 n  ]& B6 O. [1 \
1 \% M6 D& z% q$ Q! }; k6 G   
- t8 ~1 P+ v3 f9 y' j2 f( |
& [5 V# |+ n2 N5 H对于双核心架构，AMD的做法是将两个核心整合在同一片硅晶内核之中，而Intel的双核心处理方式则更像是简单的将两个核心做到一起而已。与Intel的双核心架构相比，AMD双核心处理器系统不会在两个核心之间存在传输瓶颈的问题。因此从这个方面来说，Athlon 64 X2的架构要明显优于Pentium D架构。
. H: q3 x+ j2 [5 ]    虽然与Intel相比，AMD并不用担心Prescott核心这样的功耗和发热大户，但是同样需要为双核心处理器考虑降低功耗的方式。为此AMD并没有采用降低主频的办法，而是在其使用90nm工艺生产的Athlon 64 X2处理器中采用了所谓的Dual Stress Liner应变硅技术，与SOI技术配合使用，能够生产出性能更高、耗电更低的晶体管。1 c4 C: L7 F7 y: N6 `
    AMD推出的Athlon 64 X2处理器给用户带来最实惠的好处就是，不需要更换平台就能使用新推出的双核心处理器，只要对老主板升级一下BIOS就可以了，这与Intel双核心处理器必须更换新平台才能支持的做法相比，升级双核心系统会节省不少费用。1 V9 @2 ~% C! a
    5\ 封装技术   $ L! t# w. o. o! _/ Y9 f2 F% W
      
) I3 D# e' I9 W/ c　　所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，我们实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。
+ c( T1 Q4 D! J3 d, I/ m$ Y　　封装对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造，因此它是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此，对于很多集成电路产品而言，封装技术都是非常关键的一环。
9 G: h* B( n" K' Z% t! Y　　目前采用的CPU封装多是用绝缘的塑料或陶瓷材料包装起来，能起着密封和提高芯片电热性能的作用。由于现在处理器芯片的内频越来越高，功能越来越强，引脚数越来越多，封装的外形也不断在改变。封装时主要考虑的因素：
( i3 H) |2 _1 Q3 }+ b芯片面积与封装面积之比为提高封装效率，尽量接近1：1
- O) F0 o% M* l3 L' A" [- B  @引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能 # v5 Q- G) Y; K9 M! F1 Q
基于散热的要求，封装越薄越好4 [2 \. S+ U/ \& {
　　作为计算机的重要组成部分，CPU的性能直接影响计算机的整体性能。而CPU制造工艺的最后一步也是最关键一步就是CPU的封装技术，采用不同封装技术的CPU，在性能上存在较大差距。只有高品质的封装技术才能生产出完美的CPU产品。
* k, I! }4 l) R, D8 {  J; T" J* O, N4 a
   CPU芯片的主要封装技术：
' l: Y) t; m! j+ V5 r- m'